2. Diplômes
  3. Diplôme ingénieur ISIMA (statut étudiant)
  4. 1ère année
  5. Semestre 5
  6. TC
  7. SI
  8. Architectures des processeurs et des ordinateurs

Architectures des processeurs et des ordinateurs

Objectifs

Le principal objectif de cet enseignement est de montrer comment sont élaborés certains systèmes et circuits numériques, dont les processeurs et les ordinateurs.
De ce fait, le cours débute par les représentations des nombres et des données, la théorie des logiques combinatoires et séquentielles pour aborder, par la suite, les méthodes de synthèse structurée.
 

Plan du cours

  1. Représentations des données
    1. Représentations des nombres entiers
    2. Représentations des nombres fractionnaires
  2. L’algèbre de Boole
    1. Opérateurs logiques élémentaires
    2. Fonctions logiques booléennes
    3. Représentations des fonctions logiques
    4. Minimisation des fonctions logiques
  3. Synthèse combinatoire
    1. Synthèse combinatoire et minimisation par Karnaugh
    2. Synthèses à base de Non-ET, de Non-OU, de multiplexeurs et de mémoires
    3. Synthèse d’opérateurs arithmétiques
  4. Opérateurs séquentiels élémentaires
    1. Les opérateurs élémentaires séquentiels : bascules RS, JK, T et D
    2. Les registres, compteurs, et registres à décalage
  5. Synthèse séquentielle et synthèses d’automates
    1. Synthèse à jeton
    2. Synthèse compacte et variantes minimisées
    3. Synthèse par compteur chargeable
    4. Synthèses programmées et micro-programmées
  6. Synthèse structurée UC/UT
    1. Principe de séparation d’une Unité de Contrôle et d’une Unité de Traitement
    2. Synthèse des traitements séquentiels de l’Unité de Contrôle
    3. Synthèse des opérateurs de l’Unité de Traitement
  7. La conception de processeurs et d'ordinateurs
    1. Architecture d'un ordinateur : assemblage processeur / mémoire
    2. Principe de conception d'un processeur
    3. Formats d’instruction et lecture d’instruction
    4. Lecture des opérandes et modes d’adressages
    5. Spécificités des séquenceurs
    6. Unité de Contrôle typique d'un processeur
    7. Unité de Trairement typique d'un processeur

Description des TP

TP1 : Opérateur élémentaire sur carte FPGA

TP2 : Réalisation d’un Convertisseur Binaire Hexadécimal

TP3 : Interaction complexe avec échange UC/UT

TP4 : Création d’un chronomètre

TP5 : Conception d’un système complet en UC/UT, permettant la mesure de réflexe

Connaissances requises

Aucune a priori

RSE (Responsabilité Sociale et Environnementale)

Bibliographie